12月6日消息，業(yè)界博通宣布推出3.5D eXtreme Dimension系統(tǒng)級(jí)（XDSiP）封裝平臺(tái)技術(shù)，首個(gè)術(shù)改善封這是博通業(yè)界首個(gè)3.5D F2F封裝技術(shù)。

據(jù)悉，推出3.5D XDSiP是裝技裝翹一種新穎的多維堆疊芯片平臺(tái)，結(jié)合了2.5D技術(shù)和使用Face2Face（F2F）技術(shù)的業(yè)界3D-IC集成，支持消費(fèi)類AI客戶開(kāi)發(fā)下一代定制加速器（XPU）和計(jì)算ASIC。首個(gè)術(shù)改善封3.5D XDSiP提供了最先進(jìn)、博通最優(yōu)化的推出SiP解決方案，以支持大規(guī)模AI應(yīng)用。裝技裝翹

這一創(chuàng)新平臺(tái)為自定義計(jì)算的業(yè)界新時(shí)代提供支持，與F2B技術(shù)相比，首個(gè)術(shù)改善封堆疊晶粒之間的博通信號(hào)密度增加了7倍。

同時(shí)，推出其具有卓越的裝技裝翹能效，通過(guò)使用3D HCB而不是平面Die-to-Die PHY，將Die-to-Die接口的功耗降至原來(lái)的十分之一。

此外，該平臺(tái)最大限度地減少3D堆棧中計(jì)算、內(nèi)存和I/O組件之間的延遲。另支持更小的轉(zhuǎn)接板和封裝尺寸，從而節(jié)省成本改善封裝翹曲。

官方表示，正在開(kāi)發(fā)中的3.5D XDSiP產(chǎn)品共有6款，最快會(huì)在2026年2月開(kāi)始出貨。